Oszcillátorok zajának csökkentése FPGA alkalmazásával

Az MSc-s diplomatervezés 1 tantárgy beszámolójában bemutatott oszcillátorok zajanalízisére használt off-line Matlab/Simulink modellt felhasználva, kiegészítve elkészült egy kétfokozatú off-line zajcsökkentő Simulink modell [1]. Az említett off-line zajcsökkentőhöz használt bemeneti adatokat a korábban elkészített 1,8 GHz-es kétkapus negatív-ellenállású oszcillátor időtartománybeli adatsora szolgáltatja. A sikeres eredményeket követően a cikkben bemutatott zajcsökkentő módszer FPGA segítségével történő valósidejű megvalósítása a következő cél. Természetesen a valós idejű zajcsökkentéshez jelforrásként nem a fent említett oszcillátor kerül felhasználásra, hanem egy 10 MHz-es alacsonyfrekvenciás kvarcoszcillátor. A valós idejű megvalósításhoz a rendelkezésre álló Xilinx virtex-4 c4vfx20 FPGA-t használnánk fel.

Első lépésként természetesen nem a teljes kétfokozatú zajcsökkentő realizálása a cél, hanem csak a zajparamétereket meghatározó blokk, valamint a direkt zajcsökkentő blokk realizálása. Az FPGA-ra töltendő bitfolyam előállításához az ISE Design Suit System Generator for DSP komponensét használva az eddig használt MAtlab/Simulink környezet használható. Előadásunkban bemutatjuk az FPGA realizáció részleteit és összehasonlítjuk a zajcsökkentő alkalmazásával és a nélkül nyert spektrumokat.

[1] J. Ladvánszky, G. Mészáros, Cs. Fűzy: “Spectral cleaning for oscillators”, IEEE International Conference on Signal Processing, 21-25 October 2012, Beijing, China

szerző

• 
  Mészáros Gergely Zoltán
  villamosmérnöki
  nappali

konzulensek

• 
  Fehér Gábor
  PhD hallgató, (külső)
• 
  Dr. Ladvánszky János
  , Ericsson R&D (külső)

helyezés