Regisztráció és bejelentkezés

Újelvű logikai áramkörcsalád kifejlesztése processzorok műveletvégző egységéhez

A processzorok sebességét nagyrészt az aritmetikai és logikai műveletek végrehajtása szabja meg. Ezt a feladatot az ún. Arithmetic Logic Unit (ALU) látja el. Nagyfokú kihasználtsága miatt az ALU architektúrájának optimalizálásával jelentős eredményeket lehet elérni az utasítások ciklusszámának és ciklusidejének csökkentésében. A jelen dolgozat célja egy új ALU architektúra és utasításkészlet megalkotásával történő teljeskörű sebességoptimalizálás elvégzése hardware szinten.

Az ALU egy kombinációs hálózat, ami Boole függvényeket valósít meg a digitális elektronika keretein belül. Ezen tulajdonsága miatt egy matematikailag jól megalapozott modellel, a Boole algebrával kezelhető. Mint minden matematikai modellnek, a Boole algebrának is többféle, logikai áramkörökben történő megjelenítése létezik. A dolgozat készítője kidolgozott egy új logikai áramkörcsaládot (IBZ), amely a Boole algebra egy újfajta megjelenítésén alapul. Az erre alapozva megalkotott univerzális áramkörcsalád alkalmas az összes ismert Boole művelet végrehajtására, fő jellemzője pedig a különlegesen kis késleltetés. A dolgozat tartalmazza az IBZ áramkörcsalád működését igazoló elméleti leírást, valamint a megvalósíthatósági szempontok vizsgálatát. Az áramkörcsalád CMOS technológiára történő megvalósításához definiálva lett egy különleges hardverleírási szint (Moduláris Logikai-RTL), amely a klasszikus CMOS függvények végrehajtási szekvenciáját veszi számításba a problémát egy irányított gráf színezési problémájára visszavezetve.

Az IBZ kapuk alkalmazásaként egy új ALU architektúra is kidolgozásra került. Az áramkörcsalád univerzalitását kihasználva az összes bitenkénti logikai műveletet, az aritmetikai műveleteket (összeadás, kivonás, szorzás és osztás) és a shift műveletet kis késleltetéssel hajtja végre. Az összetettebb rutinok végrehajtásához két speciális művelet implementált a dolgozat szerzője, amelyek egyszerre adnak össze számokat és végeznek rajtuk bitenkénti műveleteket. Az így elkészült ALU tartalmaz egy ehhez illeszkedő, új rendszerű, a szokásoshoz képest kibővített utasításkészletet. Ez összetett, de egy órajelciklus alatt végrehajtható műveleteket tartalmaz. A szorzás művelet megvalósításának különlegessége, hogy annak elvégzésére az irodalomban ismert gyors szorzó algoritmusokat a dolgozat készítője IBZ kapuk segítségével valósította meg.

Az IBZ ALU implementálása VHDL nyelven, a kidolgozott Moduláris Logikai-RTL szinten történt. Alternatívaként egy RTL szintű standard ALU architektúra is megvalósításra került. A két modell sebességét és helyfoglalását FPGA szintézer segítségével vizsgálva megállapítható, hogy az alacsonyabb szintű, újelvű leírással jelentős sebességnövekedés érhető el. A kész IBZ ALU beépítésre került egy mikroprocesszor modellbe. A megoldás során az utasításdekóder kiegészítésre került, így egy, már létező processzorarchitektúra átkonfigurálhatóvá vált a dolgozatban korábban ismertetett új rendszerű megalkotott utasításkészlet használatára. A dolgozat tartalmazza az így kialakított mikroprocesszor alkalmazhatóságát.

szerző

  • Blutman Kristóf
    villamosmérnöki
    nappali

konzulens

  • Dr. Hosszú Gábor
    , (külső)