Alkalmazás-specifikus mikroprocesszorok ArchC-alapú logikai szintézise

A félvezetőgyártás fejlődésének köszönhetően egyre több tranzisztort lehet egyetlen szilíciumlapkára helyezni, ami a SoC (System on a Chip) rendszerekbe egyre több és több funkció integrálását teszi lehetővé. A chipek összetettségének növekedése és a szigorú time-to-market követelmények miatt a tervezés során törekedni kell arra, hogy a megtervezett funkcionális blokkokat más áramkörökben is fel lehessen használni. A SoC áramkörök egyes feladatait ellátó fix funkciójú áramkörök (ASIC, Application-Specific Integrated Circuit, alkalmazás-specifikus integrált áramkör) előnyösek az alacsony fogyasztás és gyors működés szempontjából, azonban jelentős módosítások nélkül ezeket nem lehet újra felhasználni.

E problémára egy lehetséges megoldás az ASIP (Application-Specific Instruction set Processor, alkalmazás-specifikus processzor) rendszerek használata. Ezek a processzorok az egyedi, egy adott szoftver alkalmazásra, vagy alkalmazási területre optimalizált utasításkészletből adódóan energiahatékonyság és teljesítmény terén kedvezőbb tulajdonságokkal rendelkeznek az általános célú és a DSP (Digital Signal Processor, digitális jelfeldolgozó processzor) processzoroknál, programozhatóságuk pedig a széleskörű újrafelhasználhatóságot is biztosítja.

Az ASIP-ok tervezését segítő CAD (Computer-Aided Design) eszközök elsősorban a tervezendő mikroprocesszoros rendszer szoftver komponenseire (fordító, assembler, utasításkészlet-szimulátor) koncentrálnak, az automatizált hardvergenerálás kevésbé hangsúlyos.

A munkám során az ArchC hardverleíró nyelvvel foglalkoztam, amely egy nyílt forrású, SystemC-re épülő osztálykönyvtár. Segítségével alkalmazás-specifikus mikroprocesszorok funkcionális és ciklushelyes szimulátorainak előállítása lehetséges, automatizált logikai szintézisre alkalmas hardvermodellek generálására azonban a szükséges algoritmusok hiányában nem alkalmas.

Dolgozatomban egy ArchC-alapú, hardverszintézisre optimalizált keretrendszert fejlesztettem ki. E keretrendszer egy modelltranszformációs algoritmusból és egy generikus assembler fordítóból áll. Az algoritmus a mikroprocesszor ArchC leírása alapján egy köztes, Verilog nyelvű hardvermodellt állít elő, amely a már rendelkezésre álló logikai szintézis eszközökkel feldolgozható. A funkcionális verifikációhoz szükséges tesztprogramok előállítását egy konfigurálható assembler fordító segíti, amely egyaránt képes az ArchC és az abból generált Verilog leíráshoz illeszkedő programtár-modellek előállítására.

szerző

• 
  Jani Lázár
  villamosmérnöki
  nappali

konzulens

• 
  Dr. Horváth Péter
  adjunktus, Elektronikus Eszközök Tanszék

helyezés